李明哲（1996.03-），博士，高聘副研究员

邮箱：limingzhezs@126.com

专业方向：

功率半导体器件设计、功率集成技术、光电探测芯片

教育经历：

2018.09-2023.12，西安电子科技大学 工学博士 微电子学与固体电子学

2014.09-2018.07，西安电子科技大学 工学学士 微电子科学与工程

工作经历：

2023.01-至今，sunbet 高聘副研究员

代表性科研项目：

[1] 国家自然科学基金青年项目：多维应力叠加下应变硅基LDMOS器件的应力调制机理研究，2026-2028

[2] 海南省自然科学基金青年项目：低损耗IGBT功率器件关键技术研究，2026-2028

[3] 海南省自然科学基金面上项目：低功耗LDMOS器件设计与集成技术研究，2027-2029

[4] 横向项目：自由运行模式线列探测器读出电路版图设计，2025-2027

指导学生竞赛获奖：

2025年全国大学生电子设计竞赛海南赛区二等奖

论文和专利：

在国际权威期刊IEEE EDL、IEEE TED等期刊上发表论文7篇。担任学术期刊《IEEE Journal of the Electron Devices Society》审稿人。

[1] M. Li, L. Yang, M. Liu and B. Duan, New Low On-Resistance Lateral Superjunction With Strain-Induced Mobility Enhancement[J]. IEEE Electron Device Letters, 2026, 47(2): 209-212.

[2] M. Li, B. Duan and Y. Yang. Analytical Model for the Surrounded Field Plate in Folded Lateral MOSFET Structure[J]. IEEE Transactions on Electron Devices, 2023, 70(7): 3735-3742.

[3] M. Li, B. Duan and Y. Yang. New Strained Lateral MOSFET With Ultralow On-Resistance by Surrounded Stress Dielectric Layer[J]. IEEE Electron Device Letters, 2022, 70(7): 3735-3742.

[4] M. Li, B. Duan and Y. Yang. New Strained Silicon-On-Insulator Lateral MOSFET With Ultralow ON-Resistance by Si1-xGex P-Top Layer and Trench Gate[J], IEEE Electron Device Letters, 2021, 42(6): 788-791.

[5] M. Li, B. Duan, H. Song, Y. Wang and Y. Yang. New Strained LDMOS With Ultralow ON-Resistance by Si1-yCy Source Stressor for About 20 V Low-Voltage Applications[J]. IEEE Transactions on Electron Devices, 2020, 67(11): 4998-5004.

[6] B. Duan, M. Li, Y. Wang and Y. Yang. New Super-Junction LDMOS Breaking Silicon Limit by Multi-Ring Assisted Depletion Substrate[J], IEEE Transactions on Electron Devices, 2019, 66(11): 4836-4841.

[7] M. Li, B. Duan and Y. Yang. Novel Ultralow-On-Resistance SOI LDMOS with Strain-Induced Mobility Enhancement and Electric Field Modulation[C]. 16th International Conference on Solid-State and Integrated Circuit Technology (ICSICT): IEEE, 2022.

[8] Z. Dong, B. Duan, M. Li, Y. Wang and Y. Yang. A breakdown model of LDMOS optimizing lateral and vertical electric field to improve breakdown voltage by multi-ring technology[J]. Solid State Electronics, 2020, 166(6):107775.